feat(V4B): V4.36 — 频率窗上限 108→115kHz (43nF板≈44µH, 放行~48µH小线圈)

test_coil_range 边界 115/116 全绿; 语法 0 error 文档: devlog V2.34 / spec V2.15 / manual V2.12
2026-09-03 17:15:47 +08:00
parent f6e2a82935
commit 8c35cc0522
6 changed files with 42 additions and 13 deletions
@@ -49,7 +49,7 @@
 #define   ENV_WARN_WAIT   200           // 环境预判 (V4.31): dev>+4dlt 高位连续 ~2s → 黄灯预判锁存(回摆保持)
 #define   ENV_RECOVER_WAIT 200          // 恢复确认 (V4.31): 新基线替换后 环境空闲连续 ~2s 才解除预判, 黄灯灭
 #define   COIL_F_OK_MIN_KHZ 20              // 线圈频率合理窗 (V4.26): 默认低频档口径, <20kHz → L偏大
-#define   COIL_F_OK_MAX_KHZ 108             // 线圈频率合理窗 (V4.35): >108kHz → L偏小 (43nF板口径, ≈50µH; 原92@68nF实验板→92@43nF≈70µH过严, 2026-09-03复核)
+#define   COIL_F_OK_MAX_KHZ 115             // 线圈频率合理窗 (V4.36): >115kHz → L偏小 (43nF板口径, ≈44µH; 放行 ~48µH 小线圈)
 #define   COIL_CAL_C_NF   43                 // 标定等效谐振电容 nF (V4.34): 三极管库存板 低频档(66nF名义, R19在/R27空)实测 C_eff≈43 (41.3~45.5; 0Ω板68仅实验口径, 产品不用)
 //   旧43 = 5.1K电阻旧板带病特性(三极管开关未饱和导通, 第二颗33nF未全量并入), 作废
 #define   COIL_CAL_C_NF_33 34                 // 高频档(33nF名义)标定值: 实测 C_eff≈34.4 (33.8~35.0, 3组) — 用33nF档时改 COIL_CAL_C_NF 为34
@@ -14,10 +14,10 @@
 #define __CMCNG_H__

 #define     PRODUCT_MODEL                   "DLD154"
-#define     FIRMWARE_VER                     "4.35"
+#define     FIRMWARE_VER                     "4.36"
 #define     HARDWARE_VER                  "3.00"
 #define     FIRMWARE_VER_MAIN           4
-#define     FIRMWARE_VER_SUB            35
+#define     FIRMWARE_VER_SUB            36
 #define     HARDWARE_VER_MAIN         3
 #define     HARDWARE_VER_SUB          0