feat(V4B): V4.29 — C_eff 标定定稿 68 (0Ω板低频档) + 硬件疑点闭环

硬件修复(用户): 拨码三极管 5.1K→0Ω → 第二颗33nF真正并联
0Ω板低频档实测: 52k/136µH→C_eff=68.9; 127k/23µH→68.3; 88k/48µH→68.1 (均值68.4≈名义66)
→ V4.28 的 43nF 为 5.1K 旧板带病特性(三极管未饱和导通, 并联只等效+8.6nF), 作废
改动: COIL_CAL_C_NF 43→68; 33nF档标定34(旧板)待0Ω板复测
验证: 68 回代残差 ≤1.5% (52k→138vs136; 127k→23vs23; 88k→48vs48)
文档: devlog V2.27 / spec V2.8 / design doc v0.6

utilities/at32f421_freertos_demo/src/TaskLoop.c

@@ -808,13 +808,13 @@ static void env_resync_apply(uint32_t new_origin)
 /*===========================================================================
  * V4.26~28: 线圈电感量粗估
  *   L_uH = 2.533e7 / (f_kHz² × C_nF)   [f=1/(2π√(LC)), f_kHz 为修正后真实频率]
- *   C 用 COIL_CAL_C_NF (标定等效谐振电容, V4.28):
- *     低频档(名义66nF): 实测 C_eff=41.3~45.5nF (均值43, 2台一致)
- *     高频档(名义33nF): 实测 C_eff=33.8~35.0nF (均值34.4) — 拨33nF档请把宏改34
- *     ⚠ 两档有效 C 比仅 1.25 (非名义 2.0) → 低频档并联第二颗33nF疑似未完全生效,
- *       待查拨码通路/电容实值/拓扑; 查清后两档标定值需重测
+ *   C 用 COIL_CAL_C_NF (标定等效谐振电容, V4.29):
+ *     0Ω 板低频档(名义66nF): 实测 C_eff=68.1~68.9nF (均值68.4, 3颗线圈) → 宏68
+ *     (V4.28 的 43 是 5.1K 旧板带病特性 — 三极管开关未饱和, 第二颗33nF未全量并入,
+ *       换 0Ω 后并联全导通, C_eff 回到≈名义66; 43 作废)
+ *     高频档(名义33nF): 旧板实测 C_eff≈34.4 — 0Ω 板待复测, 拨33nF档请把宏改34
  *     标定法: LCR 测 L → C=2.533e7/(f²×L), 多颗平均
- *   例: f=64kHz→L≈144µH(实136); f=113kHz→L≈46µH(实48); f=163kHz→L≈22µH(实23)
+ *   例(0Ω板): f=52kHz→L≈138µH(实136); f=88kHz→L≈48µH(实48); f=127kHz→L≈23µH(实23)
  *===========================================================================*/
 static uint32_t coil_l_uH(uint32_t f_khz)
 {