docs: MCU 归属更正（PD132T=Megawin MA801 / PD136HA=HC32F003C4）+ 双沿捕获⇒Xn 半周期口径

- 用户口径 + 源码取证：PD132T 用 USER/REG_MA801.H（首行 for Megawin MA801；sbit CEX1=P3^5 ✓ 与图纸 LP→pin9 吻合），
  此前「STC12C2052」系按寄存器地址相似的误判 ⇒ 已更正；3MHz/10.92ms 结论不变
  · CMOD=0x04 作者原注「时钟源为定时器0溢出」+ Megawin 手册 CPS 表（CPS[2:0]=010⇒T0 溢出）两法互证（对 2/3 比特布局分歧免疫）
  · AUXR=0xC0 无 MA801 专册直证，由 T1 0x15A0=60000 计数=5ms 反证定时器输入 12MHz ⇒ 1T 生效
- PD136HA 实际芯片 = HC32F003C4（用户确认，小华 HDSC）；工程档位 F005C6PA/startup C6UA 不一致 ⇒ 重编译前须改；
  实测 Code=11148 RO=268 RW=88 ZI=608 ⇒ ROM≈11.1KB / RAM≈696B；Keil <Cpu> CLOCK(12000000) 独立佐证 12MHz
- PD132T CCAPM1=0x31 实为双沿捕获（旧稿「下降沿」有误）⇒ ISR 的 Xn 是半周期 ⇒ 线圈绝对频段重算
  （PD132T ≈23.4~118kHz / PD136HA·PD132L ≈11.8~60kHz）；Δf/f 为比值口径 ⇒ 灵敏度结论不受影响
- 同步 6 文件（报告 §2.3 更正块 + §11⑩、前端专项、PD132T/PD136HA 分析稿、跨型号表、README）；表格校验 0 异常

models/PD132T/analysis.md

@@ -1,6 +1,6 @@
 # PD132T 车检器分析
 
-> 型号: PD132T | 固件: V3.01 | 日期: 2021-06-23 | 平台: **MA801AS**（8051 内核, Keil C51）
+> 型号: PD132T | 固件: V3.01 | 日期: 2021-06-23 | 平台: **Megawin MA801**（笙泉科技，8051 内核, Keil C51；板上标记 MA801AS，SFR 头 `USER/REG_MA801.H`）
 > 原始代码: `vd_detector/reference/PD132T_V3.01-20210623/`（USER/main.c 458 行）
 > 原理图: `models/PD132T/PD132T.A_Ver2.01-20210609_Logic.pdf`（本仓附件，2026-09-01 归档）
 > 硬件前端对比: `docs/hardware-loop-frontend-pd132t-vs-v4b.md`（CD4060 分频 vs V4B 直连）
@@ -10,7 +10,7 @@
 
 | 项 | 值 |
 |----|-----|
-| MCU | MA801AS（泉州，8051 内核） |
+| MCU | **Megawin MA801**（笙泉科技，8051 内核；板上标记 MA801AS。SFR 头 `USER/REG_MA801.H` 首行即 `/* for Megawin MA801 */`；此前文档误记「STC12C2052」，系按寄存器地址相似所致，2026-09-11 用户口径更正） |
 | 工具链 | Keil C51（`.uvproj`，含 `STARTUP.A51`） |
 | 时钟 | `AUXR=0xC0`（内部时钟相关）；Timer0 8bit 自动重装 252 给 PCA 提供时钟（÷4） |
 | 看门狗 | **WDTCR**（0x3C → ~1.05s）；复位用 `ISPCR=0x20`（ISP 软复位） |
@@ -20,7 +20,7 @@
 
 | 引脚 | 功能 |
 |------|------|
-| PCA CEX1 | 线圈捕获（CCAPM1 下降沿 + 中断） |
+| PCA CEX1 | 线圈捕获（`CCAPM1=0x31` = **CAPP\|CAPN 双沿捕获** + ECCF 中断；`sbit CEX1 = P3^5` ✓ 与图纸 LP→MCU pin9 吻合） |
 | P1.6 | SOLA 继电器 A（脉冲/存在输出） |
 | P1.7 | SOLB 继电器 B（存在输出） |
 | P3.3 | LED_DET 检测指示灯 |
@@ -35,7 +35,7 @@
 
 ### 3.1 频率测量
 
-- PCA 捕获（CCAPM1=0x31 下降沿捕获 + 中断）；Timer0 8bit 自动重装 252 作 PCA 时钟源（CMOD=0x04）
+- PCA 捕获（`CCAPM1=0x31` = **CAPP+CAPN 双沿捕获** + 中断。⚠ 旧稿写"下降沿"有误）；Timer0 8bit 自动重装 252 作 PCA 时钟源（`CMOD=0x04; //时钟源为定时器0溢出` 作者原注）
 - 每周期得 `Xn`；有效性窗口 **406 < Xn < 2050**（≈ PD132L 的 1.27 倍，捕获时钟不同）
 - 归一化：`LPCNT = 32768 / Xn`，累加得 CAPVD ≈ 32768
 
@@ -87,7 +87,7 @@
 
 ## 5.1 时序/速率/周期速查（2026-08-27 补）
 
-> 推导假设系统时钟 12MHz（MA801 内部，**待现场验证**）；公式：测量节拍 = BASE/捕获时钟。
+> 系统时钟 **12MHz（已确认，2026-09-11）**；公式：测量节拍 = BASE/捕获时钟。
 >
 > ⚠ **2026-09-11 勘误（捕获时钟 0.75MHz → 3MHz）**：旧稿按「T0 走 SYSCLK/4」推算 0.75MHz 无寄存器依据。实配 `TH0=TL0=252`（4 分频溢出）+ `AUXR=0xC0`（T0x12=1 ⇒ T0 走 SYSCLK/1）+ `CMOD=0x04`（PCA 时钟取 T0 溢出），作者注释即 `//溢出供PCA时钟，时钟/4`；并由 **T1 `TH1/TL1=0x15A0`（60000 计数）⇒ ISR 注释「定时5ms」反证 SYSCLK=12MHz** ✓ ⇒ **PCA 捕获时钟 = SYSCLK/4 = 3MHz，测量节拍 10.92ms**（若晶振为 11.0592MHz 则 11.85ms）。
 > **连带影响**：IIR τ、基线更新周期、进入/离开响应三行同步勘误；**线圈频率窗结论不受影响**（N×f_cap 乘积不变：旧 ÷128×0.75MHz = 新 ÷32×3MHz = 96MHz）。

models/PD136HA/analysis.md

@@ -1,6 +1,6 @@
 # PD136HA 车检器分析
 
-> 型号: PD136HA | 固件: V3.14 | 日期: 2021-11-16 | 平台: **HC32F005**（华大半导体, Cortex-M0+）
+> 型号: PD136HA | 固件: V3.14 | 日期: 2021-11-16 | 平台: **HC32F003C4**（小华半导体 HDSC, Cortex-M0+；**用户确认 2026-09-11**。此前文档记 HC32F005，系按 SDK 头文件名推断）
 > 原始代码: `vd_detector/reference/PD136HA_V3.14-20211116/`（工程名 **PD132L-HD**，含 user/main.c 应用层）
 > 血统: **PD132L 同源移植版**（文件头明示"硬件使用 PD132L_V1.02，替换软件版本 PD132LA_V1.06"）
 > 交付对齐报告: `docs/pd136ha-to-dld154v4b-delivery-alignment.md`（PD136HA → DLD154V4B 替换评估，2026-09-11）
@@ -9,7 +9,7 @@
 
 | 项 | 值 |
 |----|-----|
-| MCU | HC32F005（注释标 HC32F003C4，工程编译目标 startup_hc32f005c6ua.o，SDK 板头为 C6PA——**三者不完全一致，待硬件确认**） |
+| MCU | **HC32F003C4**（**用户确认 2026-09-11**）。⚠ 工程档位仍为 HC32F005C6PA（`<Device>`）/ startup `hc32f005c6ua` / SDK 板头 C6PA —— 三者与实际器件不一致，**重编译前须在 Keil 改正器件档位**；实测固件 `Code=11148 RO=268 RW=88 ZI=608` ⇒ ROM≈11.1KB、RAM≈696B，F003(16KB/2KB) 与 F005(32KB/4KB) 均可容纳 ✓ |
 | 时钟 | **外部晶振 12MHz（用户确认 2026-09-11）**；`CLK_INIT()` 配 XTH（`XTH_CR \|= 0x07` 注释「8-16MHZ」）→ 直取 XTH、**无 PLL / 无 HCLK_PRS·PCLK_PRS 分频** ⇒ PCLK0 = 12MHz，并关内部 RCH。⚠ `board_stkhc32f005.h` 的 `SYSTEM_XTH = 32MHz` 是 **STK demo 板**常量，本产品不用 |
 | 工具链 | Keil MDK（uvprojx，JLink） |
 | 工程名 | **PD132L-HD**（直接沿用 PD132 工程名，Author=YSHE） |
@@ -183,6 +183,6 @@ RLY1 = SET_PLUS ? (VD_FLAG|FLAG_OUT) : FLAG_PLUSE（脉冲）
   3. **进入/离开单次判定**（去掉 PD132L 的 6 次去抖）——响应更快但抗扰弱，配 256 窗基线补偿
   4. 双继电器输出（存在+脉冲分离）——PD132L 单路
   5. 延时档位 {0,12,32,60} vs PD132L {0,20,40,60} 注释——0.6s 档重定
-  6. MCU：STM8S003 (8 位) → HC32F005 (M0+)——升级换代，捕获外设 TIM1→ADTIM4
+  6. MCU：STM8S003 (8 位) → **HC32F003C4** (M0+)——升级换代，捕获外设 TIM1→ADTIM4
 - **与 M1H / DLD 线**：同路不同源（周期累积法范式相同，细节独立）
 - **归一化基数保持 32768 未动**——换 MCU 未重定标（与 DLD 线 131072/524288 重定标路线相反），印证"同源移植可保留基数，重写才需重定标"