docs(PD136HA): 外部晶振 12MHz 用户确认 ⇒ PCLK0/捕获时钟/测量窗落定，前端全链闭合

- 依据用户口径「PD136HA 用的外部晶振也是 12M」+ 源码核证：CLK_INIT() 中 XTH_CR|=0x07（注释「8-16MHZ」）
  → 直取 XTH、无 PLL、无 HCLK_PRS/PCLK_PRS 分频 ⇒ PCLK0 = XTH = 12MHz；AdtClkPClk0Div8 ⇒ 捕获时钟 1.5MHz
  → 测量窗 32768/1.5MHz = 21.85ms（原为「12MHz 假设/待实测」，现降级为已确认）；Delay_ms 1330 次/ms 亦印证
- PD136HA 前端全链闭合：线圈 → 9015×2 → CD4060 整形 ÷32(Q5) → LP → P23 → ADTIM4(1.5MHz)
- 新增陷阱提示：common/board_stkhc32f005.h 的 SYSTEM_XTH=32MHz 是 STK demo 板常量，本产品不用（易误导）
- 同步 4 份文档：对齐报告(§1.4/§2.3/§11⑨/§12)、前端专项 §8、models/PD136HA/analysis.md、cross-model-comparison 注
- 表格校验 0 异常（13 文件）

models/PD136HA/analysis.md

@@ -10,7 +10,7 @@
 | 项 | 值 |
 |----|-----|
 | MCU | HC32F005（注释标 HC32F003C4，工程编译目标 startup_hc32f005c6ua.o，SDK 板头为 C6PA——**三者不完全一致，待硬件确认**） |
-| 时钟 | 外部晶振 XTH（8-16MHz 档），CLK_INIT 切 XTH、关内部 RCH；Delay_ms 注释 **12MHz** |
+| 时钟 | **外部晶振 12MHz（用户确认 2026-09-11）**；`CLK_INIT()` 配 XTH（`XTH_CR \|= 0x07` 注释「8-16MHZ」）→ 直取 XTH、**无 PLL / 无 HCLK_PRS·PCLK_PRS 分频** ⇒ PCLK0 = 12MHz，并关内部 RCH。⚠ `board_stkhc32f005.h` 的 `SYSTEM_XTH = 32MHz` 是 **STK demo 板**常量，本产品不用 |
 | 工具链 | Keil MDK（uvprojx，JLink） |
 | 工程名 | **PD132L-HD**（直接沿用 PD132 工程名，Author=YSHE） |
 | 版本史 | V3.11 (2021-03-03) → V3.12 → V3.13 → V3.14 (2021-11-16) |
@@ -61,7 +61,7 @@ if (loop1_INI_LOOP) {
 ```
 
 - Xn 有效范围检查（`Xn>400 && Xn<2030`）已被注释——**V3.14 去掉环路指示 LED 时一并禁用**，当前无频率范围过滤
-- 时钟假设：PCLK0 = 12MHz（Delay_ms 注释）→ 捕获时钟 = **1.5MHz**（待现场验证）
+- 时钟：PCLK0 = XTH = **12MHz（用户确认，已落定）** → 捕获时钟 = `AdtClkPClk0Div8` = **1.5MHz ✅**（原先的 `Delay_ms` 注释 `//12MHZ????` 问号已消除）
 
 ## 4. 滤波（IIR）
 
@@ -90,7 +90,7 @@ if (!loop1_VD_FLAG) {              // 仅无车时更新（有车冻结）
 - **256 次滑动平均**（V3.14 从 99 改 255，`>>8` 即均值）——比 PD132L 的 100 次窗口更慢更稳
 - 有车冻结基线（与 PD132L 一致）
 
-### 5.1 时序速查（12MHz 假设，待现场验证）
+### 5.1 时序速查（12MHz 晶振已确认）
 
 | 项 | 值 | 公式 |
 |----|-----|------|
@@ -164,7 +164,7 @@ RLY1 = SET_PLUS ? (VD_FLAG|FLAG_OUT) : FLAG_PLUSE（脉冲）
 | 参数 | 值 |
 |------|-----|
 | 归一化基数 | **32768** |
-| 测量节拍 | 21.8ms（12MHz 假设） |
+| 测量节拍 | **21.85ms**（12MHz 晶振已确认） |
 | 基线窗口 | 256（有车冻结） |
 | IIR 系数 | 64（实际）/ 79（初始化） |
 | 进入/离开表 | {162,81,54,28} / {81,54,32,18} |