vd-analysis

Files

T

wangfq f5bdbfae05 docs(PD136HA): 外部晶振 12MHz 用户确认 ⇒ PCLK0/捕获时钟/测量窗落定，前端全链闭合

- 依据用户口径「PD136HA 用的外部晶振也是 12M」+ 源码核证：CLK_INIT() 中 XTH_CR|=0x07（注释「8-16MHZ」）
  → 直取 XTH、无 PLL、无 HCLK_PRS/PCLK_PRS 分频 ⇒ PCLK0 = XTH = 12MHz；AdtClkPClk0Div8 ⇒ 捕获时钟 1.5MHz
  → 测量窗 32768/1.5MHz = 21.85ms（原为「12MHz 假设/待实测」，现降级为已确认）；Delay_ms 1330 次/ms 亦印证
- PD136HA 前端全链闭合：线圈 → 9015×2 → CD4060 整形 ÷32(Q5) → LP → P23 → ADTIM4(1.5MHz)
- 新增陷阱提示：common/board_stkhc32f005.h 的 SYSTEM_XTH=32MHz 是 STK demo 板常量，本产品不用（易误导）
- 同步 4 份文档：对齐报告(§1.4/§2.3/§11⑨/§12)、前端专项 §8、models/PD136HA/analysis.md、cross-model-comparison 注
- 表格校验 0 异常（13 文件）

2026-09-11 08:32:11 +08:00

DLD154Pro

DLD154Pro 分析归档：确认 DLD154V4B 同源移植（CH59x RISC-V）

2026-08-27 18:49:22 +08:00

DLD154V4B

docs(front-end): 图纸取证钉死 CD4060 分频比 = ÷32(Q5)；勘误 PD132T 捕获时钟 0.75MHz→3MHz

2026-09-11 03:23:28 +08:00

M1H

docs(vd-analysis): 四型号补时序/速率/周期速查 + 对比总表时序行

2026-08-27 18:10:37 +08:00

PD132L

修正Δf/f换算口径: PD132L/T 0.92%~0.064%→0.46%~0.032% (误用基数32768当分母, 正确为代码>>16的65536)