feat(V4B): V4.36.11 — 低Q 重连抑制窗 400→1500ms

Q 分档抑制终值: 高200/中300/低1500ms 语法0 error, 4测试全绿; spec V2.27 / devlog V2.45
2026-09-04 11:41:56 +08:00
parent b52c4c5ce4
commit dda192c6ca
4 changed files with 13 additions and 4 deletions
@@ -4,6 +4,13 @@

 ---

+## 2026-09-03 — 低Q 重连抑制窗 400→1500ms（固件 V4.36.11）
+
+> **固件版本：V4.36.11**（cmcng.h：FIRMWARE_VER="4.36.11"，REV=11）。devlog 修订 V2.45。
+
+`RECONNECT_BLANK_Q_LO_MS` 400 → **1500**（低Q f>100k 重连起振抑制窗）。
+**Q 分档终值**：高Q **200ms** / 中Q **300ms** / 低Q **1500ms**（1.5s）。
+
 ## 2026-09-03 — 绿灯镜像勘误：RLY1→RLY2 默认继电器（固件 V4.36.10）

 > **固件版本：V4.36.10**（cmcng.h：FIRMWARE_VER="4.36.10"，REV=10）。devlog 修订 V2.44。
@@ -1727,6 +1734,7 @@ if (dev >= dlt_ORG × 4) {

 | 版本 | 时间 | 说明 |
 |------|------|------|
+| V2.45 | 2026-09-03 | V4.36.11 低Q 重连抑制窗 400→1500ms (分档 200/300/1500ms) |
 | V2.44 | 2026-09-03 | V4.36.10 绿灯镜像 RLY1→RLY2 默认继电器(PA5); RLY1 为拨码3可选脉冲继电器 |
 | V2.43 | 2026-09-03 | V4.36.9 频率窗上限 115→125kHz (20~125kHz, 43nF≈38µH起) |
 | V2.42 | 2026-09-03 | V4.36.8 进入/释放确认按Q档(高3/中4/低5样本), dlt已比例化无需分档 |