DLD154V4B

Files

T

wangfq f6e2a82935 feat(V4B): V4.35 — 频率窗上限复核 92→108kHz (43nF板口径≈50µH)

V4.33 的 92k 是 0Ω 实验板(68nF)语境; 产品回到三极管板(43nF)后 92k≈70µH 过严,
40~70µH 正常线圈会误报 → 上限 108k = L≈50µH (保留最小合理线圈)
test_coil_range 边界 108/109 全绿; 语法 0 error
文档: devlog V2.33 / spec V2.14 / manual V2.11

2026-09-03 17:13:00 +08:00

test_coil_range.c

feat(V4B): V4.35 — 频率窗上限复核 92→108kHz (43nF板口径≈50µH)

2026-09-03 17:13:00 +08:00

test_env_resync.c

feat(V4B): V4.31 — 故障补偿时序再调: 预判2s + 补偿7s (总恢复 ~15s)

2026-09-03 16:16:37 +08:00

test_neg_variation.c

fix(V4B): 负variation铁块锁死修复 — 基线跟踪双向对称保护 (V4.20)

2026-09-02 10:26:41 +08:00

test_planb_release.c

feat(V4B): V4.07 SENS=0 触发回调 357→337 — 最终表 {337,71,38,25}/{51,27,18,12}