wangfq/vd-analysis
1
0
Fork 0
Code Issues Pull Requests Actions Packages Projects Releases Wiki Activity

docs(front-end): 图纸取证钉死 CD4060 分频比 = ÷32(Q5)；勘误 PD132T 捕获时钟 0.75MHz→3MHz

Browse Source 
- 依据用户口径「PD136 与 PD132 接 CD4060 的电路相同」，对仓内 PD132T 逻辑图纸做像素取证：
  800dpi 逐行游程扫描确认 10 个 Q 输出中仅 Q5(pin5) 引出(476px)→ 网络 LP → MCU U2 pin9=CEX1/T1/P3.5，
  与固件 CMOD=0x04 捕获配置吻合 ⇒ 分频比 = ÷32
- 独立佐证：PD136HA 窗(400~2030)/PD132L 窗(320~1620)=1.25 = 捕获时钟比(1.5/1.2MHz) ⇒ N 相同
- 勘误：PD132T PCA 时钟 = SYSCLK/4 = 3MHz（TH0=252 + AUXR=0xC0 + T1 5ms 定时反证 SYSCLK=12MHz），
  测量节拍 43.7ms→10.92ms；连带修正 6 处派生量（IIR τ、基线周期、响应时间、对比结论）
- 同步 5 份受影响文档并加日期勘误标注；阈值/百分比口径不受影响（N×f_cap 乘积不变）
This commit is contained in:
wangfq
2026-09-11 03:23:28 +08:00
parent dfba2dfdb9
commit 55a39f740a
7 changed files with 94 additions and 66 deletions
Download Patch File Download Diff File Expand all files Collapse all files
docs/pd136ha-to-dld154v4b-delivery-alignment.md
+49 -31
View File
@@ -14,7 +14,7 @@
| # | 类别 | 结论 | 等级 |
|---|------|------|------|
| 1 | 灵敏度口径 | ✅ **两型号可直接比百分比**（同为 `Origin×表>>16` 归一，BASE 差异不影响口径） | — |
| 2 | 硬件前端电路 | ⚠ PD136HA = **CD4060 整形+分频** 后进 MCU；V4B = **直连原始振荡** → 口径不变，但**雨天/金属路面边沿抖动风险上升**（见 §2） | 中 |
| 2 | 硬件前端电路 | ⚠ PD136HA = **CD4060 整形 + ÷32 分频**（Q5 引脚，图纸实测）后进 MCU；V4B = **直连原始振荡** → 阈值口径不变，但**雨天/金属路面边沿抖动风险上升**（见 §2） | 中 |
| 3 | 进入灵敏度 | ⚠ 4 档偏差**非单调**：档0 V4B 钝 **+108%**，档2 灵敏 **−30%**，档1/3 偏差约 −11% | 中 |
| 4 | 释放/滞回 | ⚠ V4B **滞回显著更强**（离开/进入比 15~48% vs PD136HA 50~67%）→ 释放略晚、更抗抖 | 中 |
| 5 | 脉冲宽 / 超时常量 | ✅ **500ms / 300s / 240s 逐字同源**，零对齐成本 | — |
@@ -64,7 +64,7 @@
```
PD136HA（有 CD4060）：
线圈(LP) ─→ 9015 PNP×2 振荡器 ─→ CD4060 施密特整形 + 分频 ─→ P23(AF3)
（与 PD132T/V4B 同构） （÷32~÷128，硬件选路） TIM4_CHA 上升沿捕获
（与 PD132T/V4B 同构） （**÷32**，Q5 固定） TIM4_CHA 上升沿捕获
捕获时钟 = PCLK0/8
DLD154V4B（直连）：
@@ -89,46 +89,63 @@ CAPVD = LPCNT × Xn_分频后 = 32768 ← 与 N 无关
⇒ 分频**只改变 Xn 绝对值与测量窗长度**，不改变 BASE=32768，也不改变 `表值/65536` 的 Δf/f 口径。
⇒ §1「两型号百分比可直接比」的结论，**在两侧前端电路不同的前提下依然成立**。
### 2.3 PD136HA 分频比反推（源码实测）
### 2.3 ⭐ 分频比实测定案（2026-09-11 图纸取证）：**÷32 —— CD4060 的 Q5 引脚**
| 项 | 值 | 依据 |
|---|---|---|
| 捕获时钟 | **1.5MHz** = PCLK0(12MHz 假设)/8 | `main.c` 时钟配置；⚠ 12MHz 系注释假设，待实测 |
| Xn 有效窗 | `400 < Xn < 2030` | `Tim4_IRQHandler` 注释（V3.14 已禁用该过滤，窗值仍代表原始设计意图） |
| ⇒ 捕获信号频率 | **739 ~ 3750 Hz** | 1.5MHz ÷ Xn |
| ⇒ 对 ~100kHz 线圈的分频比 | **÷32 ~ ÷128**（CD4060 Q5~Q7 之一） | 100k/3750≈27 ~ 100k/739≈135，取 2 的幂 |
| 测量窗 | `LPCNT × Xn = 32768 ticks` = **21.85ms** | 32768 ÷ 1.5MHz |
> **口径升级**：老大 2026-09-11 追加确认 ——「**PD136 跟 PD132 接 CD4060 的电路是一样的，可参考 PD132 的分频比**」。
> 据此对仓内**已存在但此前未被引用的 PD132T 逻辑原理图**（`models/PD132T/PD132T.A_Ver2.01-20210609_Logic.pdf`，2 页纯矢量图）做了程序化像素取证 ⇒ **分频比从"反推值"变为"读出来的实测值"**。
> ⚠ **待补图纸**：PD136HA **仓内没有原理图 PDF**（PD132T / V4B / DLD154Pro 都有）。上表为**窗口反推值**，实际选用的 CD4060 输出脚（Q 级）与谐振电容档位需图纸钉死 —— 见 §11 待办 ⑨。
**三重证据链**：
**进一步收紧（与 PD132T 交叉比对）**：
| 项 | PD132T | PD136HA | PD136HA / PD132T |
| # | 证据 | 取证方法 | 结果 |
|---|---|---|---|
| 捕获时钟 | 0.75MHz | **1.5MHz** | **2×** |
| 窗口 tick 数 | 32768 | 32768 | 同 |
| ⇒ 测量窗 | 43.7ms | **21.85ms** | **½** |
| Xn 有效窗 | 406 ~ 2050 | **400 ~ 2030** | **几乎逐字相同** |
| 分频输出脚结论 | Q7 或 Q8（÷128/÷256） | **÷32 ~ ÷128（Q5~Q7）；Q8 被排除**；其中 **Q6（÷64，Xn≈960）最可能是标称点** | — |
| ① | 图纸 U1 = **CD4060**（16 脚，Q4/Q5/Q6/Q7/Q8/Q9/Q10/Q12/Q13/Q14 全画出），**10 个 Q 输出中只有 Q5（pin 5）画了引出线** | 800dpi 灰度图**逐行横向游程扫描**：Q5 行有 476px 走线，其余已标注引脚**均只有 99px 引脚桩**（空脚） | **唯一引出 = Q5（÷32）** |
| ② | 该走线网络标号 = **LP**，落到第 1 页 MCU **U2 pin 9 = CEX1/T1/P3.5** | 400/1200/2000dpi OCR 词框定位 + 逐段读图 | LP → **PCA 捕获脚** |
| ③ | 固件捕获配置 `CMOD=0x04`（PCA 时钟取 Timer0 溢出）+ 捕获模式 + `CH/CL` | `PD132T_V3.01 USER/main.c` | **与 ② 的 P3.5/CEX1 完全吻合** |
两点推论：
1. **同血统、2× 提速改版**：Xn 窗几乎逐字相同、捕获时钟翻倍、窗口减半 —— 典型的"同一代码框架换更快 MCU 时钟"演进，与 PD136HA 自述"PD132L 同源移植"一致。
2. **Q8（÷256）在 PD136HA 上被排除**：若 f₀≈100kHz 且 ÷256，则 f_in=390Hz → Xn = 1.5MHz/390 = **3845 > 2030**，超出设计窗口 ⇒ 只可能 **÷32 ~ ÷128（Q5~Q7）**；再按"标称 Xn 居窗口中部"的常规取法，**Q6（÷64，Xn≈960）最可能**。PD132T 的"Q7 或 Q8"二义性，在 PD136HA 上被收窄到 Q5~Q7 并给出首选。
⇒ **PD132 的分频比 = ÷32（Q5 = 2⁵）** ⇒ PD136 与之同电路 ⇒ **PD136HA 沿用 ÷32**。
**独立佐证（不依赖图纸）**：PD136HA 的 Xn 窗 `400~2030` ÷ PD132L 的 `320~1620` = **1.25**，**恰好等于两者捕获时钟比 `1.5MHz / 1.2MHz`** ⇒ 两型号分频比 N 相同（若 N 不同，窗口比值不可能等于时钟比）。
**捕获时钟（三型号，含本轮勘误）**：
| 型号 | 捕获时钟 | 寄存器依据 | 测量窗（32768 tick） |
|---|---|---|---|
| PD132T | **3MHz** = 12MHz/4 | `TH0=TL0=252`（4 分频溢出）+ `AUXR=0xC0`（T0x12=1 → T0 走 SYSCLK/1）+ `CMOD=0x04`；T1 `TH1/TL1=0x15A0`→60000 计数 = **5ms**（ISR 注释「定时5ms」「5*10=50ms」）⇒ SYSCLK = **12MHz** ✓ | **10.92 ms** |
| PD132L | **1.2MHz** = 12MHz/10 | `TIM1_PSCRL=0x09`（10 分频）+ 外部 12MHz 晶振（`CLK_ECKR`/`CLK_SWR=0xB4`，`CLK_CKDIVR&=0xF8` 无分频） | 27.3 ms |
| PD136HA | **1.5MHz** = XTH(12MHz)/8 | `enCntClkDiv = AdtClkPClk0Div8` + `CLK_INIT()` 切外部晶振（XTH 8–16MHz，代码注释自述 `12MHZ????`） | **21.85 ms** |
> ⚠ **本轮勘误**：专项文档 `hardware-loop-frontend-pd132t-vs-v4b.md` 旧记 PD132T 捕获时钟 **0.75MHz / 测量窗 43.7ms ⇒ 修正为 3MHz / 10.92ms**。
> 0.75MHz 系早期误按「T0 走 SYSCLK/12」推算；`AUXR=0xC0`（T0x12=1）+ 作者注释 `//溢出供PCA时钟，时钟/4` 表明 **PCA 时钟 = SYSCLK/4**，并被 T1 的 5ms 定时反证（60000 计数 ÷ 5ms = 12MHz = SYSCLK）。
> **该勘误不影响任何相对阈值结论**（§1/§3/§4 全部基于 `表值/65536`，与时钟无关）。
**÷32 代入后，两族图纸读数完全自洽**：
| 型号 | 捕获时钟 | Xn 有效窗 | ⇒ 线圈频率窗（÷32） | 标称点（窗几何中值） | 线圈档 |
|---|---|---|---|---|---|
| PD132T | 3MHz | 406 ~ 2050 | **46.8 ~ 236.6 kHz** | **≈105 kHz** | **高频档** |
| PD132L | 1.2MHz | 320 ~ 1620 | 23.7 ~ 120 kHz | ≈53 kHz | **低频档** |
| PD136HA | 1.5MHz | 400 ~ 2030 | 23.6 ~ 120 kHz | ≈53 kHz | **低频档** |
⇒ 源码注释 `//高频:48-1100,低频:22-550`（**PD132T 与 PD136HA 逐字相同**）读法随之成立：按 0.1kHz 读即 **高频档 4.8–110 kHz / 低频档 2.2–55 kHz**（亦疑为「48–110 / 22–55」多打尾零），两族标称点 **105kHz / 53kHz** 分别落进各自频段内 ✓。
⇒ **设计解读**：**同一分频比（÷32）+ 同一套 Xn 窗常量，仅靠捕获时钟 2× 差（3MHz ↔ 1.5MHz）适配"高频/低频"两档线圈** —— Xn 窗对频段"绝对不变"（时钟与频段同比例缩放）是**有意为之**，这也解释了为何两型号窗常量几乎逐字相同。
> ⚠ **旧结论作废**：上一稿「÷32~÷128，Q6 最可能」的反推已被图纸实测取代 ⇒ **÷32（Q5）**；原「同血统 2× 提速」的解释修正为「**同分频比 + 时钟与线圈频段同比例缩放**」。
### 2.4 量化能力对比（前端差异的实质）
| 项 | PD136HA（CD4060） | DLD154V4B（直连） | 含义 |
| 项 | PD136HA（CD4060 ÷32） | DLD154V4B（直连） | 含义 |
|---|---|---|---|
| 1 个 Xn 含 | **128~256 个原始周期**（硬件分频平均） | **1 个原始周期** | PD136HA 有硬件级平均 |
| 1 个 Xn 含 | **32 个原始周期**（硬件分频平均） | **1 个原始周期** | PD136HA 有硬件级平均 |
| 边沿质量 | CD4060 施密特整形 → CMOS 满摆幅、陡峭 | 模拟波形直接过零 | **V4B 过零时刻随幅值/谐波漂移** |
| 测量窗 | **21.85ms** | **1.09ms** | PD136HA 窗长 **20×** |
| 窗内原始周期（@100kHz） | ≈2185 | ≈109 | **20×** |
| 快滤波等效平均 | τ87.2ms ÷ 21.85ms ≈ 4 窗 → **≈8700 原始周期** | τ32ms ÷ 1.09ms ≈ 29 窗 → **≈3200 原始周期** | PD136HA 平均厚 **2.7×** |
| 释放路径等效平均 | 与快滤波同一路径（**无独立慢滤波**） | τ117ms → **≈11700 原始周期** | V4B 释放反而厚 **1.34×** |
| 窗内原始周期（@53kHz 标称） | ≈1158 | ≈58 | **20×** |
| 快滤波等效平均 | τ87.4ms ÷ 21.85ms = 4 窗 → **≈4630 原始周期** | τ32ms ÷ 1.09ms = 29 窗 → **≈1700 原始周期** | PD136HA 平均厚 **2.7×** |
| 释放路径等效平均 | 与快滤波同一路径（**无独立慢滤波**） | τ117ms → **≈6200 原始周期** | V4B 释放反而厚 **1.34×** |
| 绝对码值粒度 | 1/32768 = 0.0031% | 1/131072 = **0.00076%** | V4B 计数细 **4×** |
| IIR 系数血缘 | α=64/256（代码内 `ALFA_CAP1=79` 分支**未启用**） | α=`ALFA_CAP1=79`（**现役**） | **PD136HA 未启用的 79 = V4B 现役的 79** |
> ⚠ 上表"等效平均"为**推算值**（依赖 12MHz 假设与 ~100kHz 线圈标称频率），用于量级比较，不作为验收依据。
> ⚠ 上表"等效平均"为**推算值**（依赖 §2.3 的捕获时钟与 PD136HA 侧 ≈53kHz 标称线圈频率；V4B 侧窗内周期数按同一 f₀ 折算），用于量级比较，**不作为验收依据**。
**读法**：PD136HA 靠"长窗 + 硬件分频平均"取干净信号；V4B 靠"短窗 + 4 倍细计数 + 后级 IIR（含独立慢滤波 / 低Q 平滑）"补回等效平均。两者在**稳态噪声量级**上可比（这正是 §1 百分比口径成立的前提），但**瞬态响应与边沿质量不等价**。
@@ -344,7 +361,7 @@ PD136HA **没有**线圈电感质量判定；DLD154V4B 有**四级电感监视**
- [ ] **⑥ 上电就绪时间**：现场是否有"上电即可用"要求？低Q 线圈需 10s 巩固期（§7）
- [ ] **⑦ 输出模式**：确认 DIP7 / SW_3 位置与道闸期望（存在 vs 脉冲），并按 §8.4 极性核对
- [ ] **⑧ 相邻车道串扰**：若现场线距偏小，档1/档2 差值（−12% / −30%）会导致误触发倾向变化
- [ ] **⑨ 前端电路核对**：补 PD136HA 原理图（**仓内现缺**），钉死 CD4060 输出脚（Q 级）与谐振电容档位；并注意 CD4060 施密特整形对幅值漂移的免疫是 PD136HA 的**先天优势**，替换后此优势消失（§2.5）
- [ ] **⑨ 前端电路复核**：分频比**已定案 ÷32（CD4060 Q5）**，依据 = PD132T 图纸（`models/PD132T/PD132T.A_Ver2.01-20210609_Logic.pdf`）+ 固件捕获脚三重互证（§2.3）。现场**可用示波器 5 分钟复核**：量 PD136HA 的 **P23** 方波频率应 = 线圈频率 ÷ 32（低频档线圈约 1.5~3.5kHz）。仍缺的是 **PD136HA 本体原理图**（影响谐振电容档位与"高频/低频"档位布线，**不影响分频比**）。另注意 CD4060 施密特整形的抗幅值漂移优势在 V4B 上消失（§2.5）
---
@@ -355,5 +372,6 @@ PD136HA **没有**线圈电感质量判定；DLD154V4B 有**四级电感监视**
- [ ] `models/DLD154V4B/analysis.md` §3.5 的 `product-manual.md` 阈值数字为**方案A 时代**（0.46/0.09/0.049/0.032%），现役方案B 实为 **0.5142/0.1083/0.0580/0.0381%** → 手册需同步
- [ ] 现场实测后回填 §11 结论，并补一份 `docs/pd136ha-to-dld154v4b-field-checklist.md`（可打印版）
- [ ] 将"线圈质量门（电感四级）作为替换前置门槛"写入交付流程
- [ ] **补 `models/PD136HA/` 原理图 PDF**（当前**缺失**，是 §2.3 分频比反推值无法收口的唯一原因；PD132T / V4B / DLD154Pro 均有）
- [ ] 在 `docs/cross-model-comparison.md` 总表中补入 **PD136HA 前端口径**一列（CD4060 分频 vs 直连），使"前端电路"成为跨型号可比维度
- [ ] **补 `models/PD136HA/` 原理图 PDF**（当前**缺失**；PD132T / V4B / DLD154Pro 均有）。分频比已由 PD132T 图纸定案（÷32），此图纸仅剩**谐振电容档位 / 高频-低频档布线 / PA7 前的振荡级元件**待补证
- [ ] **同步修正 `docs/hardware-loop-frontend-pd132t-vs-v4b.md`**：① PD132T 捕获时钟 `0.75MHz → 3MHz`、测量窗 `43.7ms → 10.92ms`（§2.3 勘误）；② 分频输出脚 `Q7 或 Q8 → ÷32（Q5，图纸实测）`；③ §3/§4/§8 表格中受此影响的"平均层级"行
- [ ] 在 `docs/cross-model-comparison.md` 总表中补入 **PD136HA 前端口径**一列（CD4060 ÷32 分频 vs 直连），使"前端电路"成为跨型号可比维度