wangfq/vd-analysis
1
0
Fork 0
Code Issues Pull Requests Actions Packages Projects Releases Wiki Activity
39 Commits 1 Branch 0 Tags
0c057266997df5dd6d365b3867998a2e7adada1f
Commit Graph
10 Commits
Author SHA1 Message Date
wangfq f876c36d05 docs: 新增 PD132T ↔ PD136HA 同血统两代对比分析（8051 → Cortex-M0+） 
- 新文件 docs/pd132t-vs-pd136ha-comparison.md（12 节 + 2 附录，~29KB / 376 行）
- ⭐ 关键发现：两型号覆盖同一线圈频段 ≈23.4~118kHz
  · PD132T = 3MHz 双沿捕获（Xn = 半周期）；PD136HA = 1.5MHz 单沿（Xn = 整周期）
  · 判据常数 C = 32·f_cap/边沿系数，两者同为 4.8×10^7 ⇒ 窗口常量几乎逐字相同（406~2050 vs 400~2030）
- 灵敏度重标定量化：档位一一映射偏差 −46%~+69% ⇒ 跨代不可按档位号照搬；
  给出双向换算表（PD132T 档1 → PD136HA 档2：进入 −10% / 离开 0%，为最佳匹配）
- 时间维对比：节拍 10.92→21.85ms、IIR τ 29.6~38→76~87ms、基线 100→256（1.09→5.59s）
  ⇒ 设计取向由「响应优先」转为「抗扰优先」（代价：进出响应与最小可检占压约慢 2×）
- 异常策略对比：PD132T「降级维持」（断继电器+闪灯，不复位）vs PD136HA「主动自愈」（整机复位 + LC_HOLD 240s 重学基线）
- 修正旧口径：front-end §8 与对齐报告 §2.3 的「两型号线圈频段差 2×」改为「同一频段」
  （早前把 PD132T 的半周期口径与 PD136HA 的整周期口径直接相比所致）
- README 索引 + 两份 models/analysis.md 交叉链接；表格校验 0 异常（14 文件）
 2026-09-11 08:54:18 +08:00
wangfq 382a23594c docs(MA801): 官方手册直证 —— PD132T 捕获时钟 3MHz/10.92ms 全链闭环，间接论证升级为直证 
- 用户提供 Megawin MA801/MA802 官方手册（CN vA10 / 2013-04），归档为 models/PD132T/MA801_MA802_Datasheet_A10.pdf
- 三处关键定义均为手册原文：
  · AUXR(0x8EH) b7=T0X12 b6=T1X12（0=SYSCLK/12，1=SYSCLK）⇒ 0xC0 使 T0/T1 按 1 个时钟周期计数（§14）
  · CMOD(0xD9H) CPS1:CPS0 位于 b2:b1，编码 10 = 定时器0溢出（手册示例 CMOD=0x02⇒SYSCLK/2 自校验）
  · 器件 = 1-T 80C51 / 8KB Flash / 256B RAM / max 25MHz
- ⇒ 0xC0（T0 走 SYSCLK）+ TMOD=0x12 & TH0=252（每 4 周期溢出）+ CMOD=0x04（T0 溢出）= PCA 3MHz；T1 5ms 反证 SYSCLK=12MHz
- 文档中「同族手册 MG82F6D17 代理 + T1 侧反证」的间接论证全部改写为官方直证；4 文件同步；表格校验 0 异常
 2026-09-11 08:47:41 +08:00
wangfq 01d574c4a9 docs: MCU 归属更正（PD132T=Megawin MA801 / PD136HA=HC32F003C4）+ 双沿捕获⇒Xn 半周期口径 
- 用户口径 + 源码取证：PD132T 用 USER/REG_MA801.H（首行 for Megawin MA801；sbit CEX1=P3^5 ✓ 与图纸 LP→pin9 吻合），
  此前「STC12C2052」系按寄存器地址相似的误判 ⇒ 已更正；3MHz/10.92ms 结论不变
  · CMOD=0x04 作者原注「时钟源为定时器0溢出」+ Megawin 手册 CPS 表（CPS[2:0]=010⇒T0 溢出）两法互证（对 2/3 比特布局分歧免疫）
  · AUXR=0xC0 无 MA801 专册直证，由 T1 0x15A0=60000 计数=5ms 反证定时器输入 12MHz ⇒ 1T 生效
- PD136HA 实际芯片 = HC32F003C4（用户确认，小华 HDSC）；工程档位 F005C6PA/startup C6UA 不一致 ⇒ 重编译前须改；
  实测 Code=11148 RO=268 RW=88 ZI=608 ⇒ ROM≈11.1KB / RAM≈696B；Keil <Cpu> CLOCK(12000000) 独立佐证 12MHz
- PD132T CCAPM1=0x31 实为双沿捕获（旧稿「下降沿」有误）⇒ ISR 的 Xn 是半周期 ⇒ 线圈绝对频段重算
  （PD132T ≈23.4~118kHz / PD136HA·PD132L ≈11.8~60kHz）；Δf/f 为比值口径 ⇒ 灵敏度结论不受影响
- 同步 6 文件（报告 §2.3 更正块 + §11⑩、前端专项、PD132T/PD136HA 分析稿、跨型号表、README）；表格校验 0 异常
 2026-09-11 08:42:41 +08:00
wangfq f5bdbfae05 docs(PD136HA): 外部晶振 12MHz 用户确认 ⇒ PCLK0/捕获时钟/测量窗落定，前端全链闭合 
- 依据用户口径「PD136HA 用的外部晶振也是 12M」+ 源码核证：CLK_INIT() 中 XTH_CR|=0x07（注释「8-16MHZ」）
  → 直取 XTH、无 PLL、无 HCLK_PRS/PCLK_PRS 分频 ⇒ PCLK0 = XTH = 12MHz；AdtClkPClk0Div8 ⇒ 捕获时钟 1.5MHz
  → 测量窗 32768/1.5MHz = 21.85ms（原为「12MHz 假设/待实测」，现降级为已确认）；Delay_ms 1330 次/ms 亦印证
- PD136HA 前端全链闭合：线圈 → 9015×2 → CD4060 整形 ÷32(Q5) → LP → P23 → ADTIM4(1.5MHz)
- 新增陷阱提示：common/board_stkhc32f005.h 的 SYSTEM_XTH=32MHz 是 STK demo 板常量，本产品不用（易误导）
- 同步 4 份文档：对齐报告(§1.4/§2.3/§11⑨/§12)、前端专项 §8、models/PD136HA/analysis.md、cross-model-comparison 注
- 表格校验 0 异常（13 文件）
 2026-09-11 08:32:11 +08:00
wangfq 55a39f740a docs(front-end): 图纸取证钉死 CD4060 分频比 = ÷32(Q5)；勘误 PD132T 捕获时钟 0.75MHz→3MHz 
- 依据用户口径「PD136 与 PD132 接 CD4060 的电路相同」，对仓内 PD132T 逻辑图纸做像素取证：
  800dpi 逐行游程扫描确认 10 个 Q 输出中仅 Q5(pin5) 引出(476px)→ 网络 LP → MCU U2 pin9=CEX1/T1/P3.5，
  与固件 CMOD=0x04 捕获配置吻合 ⇒ 分频比 = ÷32
- 独立佐证：PD136HA 窗(400~2030)/PD132L 窗(320~1620)=1.25 = 捕获时钟比(1.5/1.2MHz) ⇒ N 相同
- 勘误：PD132T PCA 时钟 = SYSCLK/4 = 3MHz（TH0=252 + AUXR=0xC0 + T1 5ms 定时反证 SYSCLK=12MHz），
  测量节拍 43.7ms→10.92ms；连带修正 6 处派生量（IIR τ、基线周期、响应时间、对比结论）
- 同步 5 份受影响文档并加日期勘误标注；阈值/百分比口径不受影响（N×f_cap 乘积不变）
 2026-09-11 03:23:28 +08:00
wangfq dfba2dfdb9 docs(hw-frontend): PD132T↔V4B 前端专项补 §8 PD136HA 侧; 对齐报告 §2.3 与 PD132T 交叉比对收紧分频比反推 
- 前端专项 §8: PD136HA 与 PD132T 同血统 2× 提速（766 捕获时钟 0.75→1.5MHz, 窗 43.7→21.85ms, Xn 窗 406~2050 → 400~2030 几乎逐字相同）
- 对齐报告 §2.3: Q8(÷256) 被窗口排除(Xn 会到 3845>2030) ⇒ 收窄到 Q5~Q7, Q6 最可能
- 血缘细节: PD136HA 代码内未启用的 ALFA_CAP1=79 = V4B 现役的 79
 2026-09-11 02:39:36 +08:00
wangfq 6c27acb7c0 sync(DLD154V4B): 快照 V2.8 → V4.36.40 (2026-09-09) 
analysis.md 全面刷新:
- 平台: AT32F421+FreeRTOS, IWDT 1.64s, 版本体系 4.36.x REV
- 测频: 120MHz tick 口径修正 (f=240000*LPCNT/CAPVD), 测量窗 1.09ms (旧稿 2.18ms 误)
- 滤波: ALFA_CAP1=79 + 斜率限幅 + 进入/释放确认按Q档(3/4/5) + 低Q 释放平滑 REL_ALFA=30
- 基线: 判稳 0.1%/2窗/5s兜底 + 就绪巩固期 Q 分级 5/7/10s + 环境重校准 2s/7s/2s
  + 释放后冻结1s+降权2s*1/5 + 真空EMA(min(Origin,EMA), 门控>1dlt) + cast bug 治本
- 判据: 低Q 环带超时 2.5s + 带回×1.8 + 灵敏度表方案B {337,71,38,25}/{51,27,18,12}
- 电感四分: 18~125k正常 / 出窗一长一短 / 156~171k可用级一长两短恒判车
  / >171k短路级快闪 + COIL_UNDER_MIN_AS_OPEN 默认1等同断开
- 新增 §8 V4.30~V4.36 演进 (低Q治理链6机理 + 电感分级拍板链)
- 硬件: 产品口径 C_eff=43nF (三极管库存板), 0Ω 板 68 仅实验

配套: README 版本索引, cross-model-comparison 参数行 (测量窗/基线/灵敏度表/确认数)
hardware-loop-frontend 2.18ms→1.09ms 勘误, delivery-alignment 加现状更新注
 2026-09-09 13:35:48 +08:00
wangfq b849811134 docs: 硬件对比报告勘误2 — 频率档位修正: PD132T四级可调 vs V4B两级可调 
用户纠正: DLD154V4=两级可调频率, PD132T=四级可调频率(先前误记为两级/三级)
- §3 谐振电容行 + 勘误注释同步更新
- 含义: PD132T 覆盖更宽线圈频率档位, V4B 精简为两级
 2026-09-01 11:23:23 +08:00
wangfq 113c879012 docs: 硬件对比报告勘误 — 振荡级两机同源(9015×2), 差异收窄为 CD4060+电容档位 
用户确认: 线圈振荡部分除谐振电容档位外完全一致
- 三极管同为 9015 PNP ×2 (原待核事项关闭)
- 谐振电容: PD132T 两级可调(33nF+104) vs V4B 三级可调(33nF×2+104)
- 结论强化: 原始振荡信号质量两机无差异, 测量差异全在信号链后级(CD4060整形/分频 vs 直连)
- §7 推论更新: V4B 输入为未整形原始波形直进 PA7
 2026-09-01 11:21:58 +08:00
wangfq 292474f732 docs: 硬件前端电路对比报告 + 两机原理图归档 
- 新增 docs/hardware-loop-frontend-pd132t-vs-v4b.md:
  CD4060(PD132T) vs 直连(V4B) 电路链/元件对比/量化贡献/对释放判定影响等级
  结论: 两现象主要根因在软件层(V4.04已修), 硬件噪声是现象2次要放大器
- 原理图归档 models/<型号>/: PD132T.A Ver2.01-20210609 / DLD154V4 Ver3.00-20250903 (Logic)
- models/<型号>/analysis.md 加原理图+对比报告交叉引用
- README 目录结构补充原理图附件约定
 2026-09-01 11:13:02 +08:00